Гаврилов Сергей Витальевич |
C 2019 по 12 апреля 2024 года директор ИППМ РАН.
C 12 апреля 2024 года - руководитель отделения ОППМ в составе Курчатовского комплекса НБИКС-природоподобных технологий, НИЦ «Курчатовский институт».
Окончил Московский физико-технический институт (МФТИ),
Факультет управления и прикладной математики (ФУПМ).
С 1997 года кандидат технических наук.
В 2007 году защитил диссертацию доктора технических наук.
Автор 200 научных работ, в том числе 2-х монографий.
Лауреат премии Правительства Российской Федерации 2015 года в области науки и техники. Награжден медалью "За вклад в реализацию государственной политики в области научно-технологического развития" в 2021 году.Тел.: (499)729-92-08 |
Сфера научных интересов
|
Монографии: |
 Гаврилов С.В., Глебов А.Л., Стемпковский А.Л. Методы логического и логико-временного анализа цифровых КМОП СБИС // M.: Наука, 2007, 220c. |
| Гаврилов С.В. Методы анализа логических корреляций для САПР цифровых КМОП СБИС // М.: Техносфера, 2011. 136 c. |
Избранные работы: |
 S. Gavrilov, A. Glebov, S. Rusakov, D. Blaauw, L. Jones, G. Vijayan. Fast Power loss calculation for digital static CMOS circuits // Proc. Of European Design and Test Conference (ED&TC), Paris, France, 1997, P.411. |
| S. Gavrilov, A. Glebov, S. Pullela, S. Moore, G. Vijayan, A. Dharchoundhury, R. Panda, D. Blaauw. Library-less synthesis for static CMOS combinational logic circuits // Proc. of IEEE/ACM intern. Conference on computer aided design (ICCAD), San Jose, CA, 1997, P.658. |
| A. Glebov, S. Gavrilov, D. Blaauw, S .Sirichotiyakul, C. Oh, V. Zolotov. False-Noise Analysis using Logic Implications // Proc. of IEEE/ACM intern. Conference on computer aided design (ICCAD), San Jose, CA, 2001, P.515. |
| A. Glebov, S. Gavrilov, D. Blaauw, V. Zolotov, R. Panda, C. Oh. False-Noise Analysis Using Resolution Method // Intern. Symp. on Quality Electronic Design (ISQED), San Jose, CA, 2002, P.437. |
A. Glebov, S. Gavrilov, D. Blaauw, V. Zolotov. False-noise analysis using logic implications // ACM Transactions on Design Automation of Electronic Systems (TODAES), 2002, v.7, №3, P.474-498. 
|
| С.В. Гаврилов, А.Л. Глебов, А.Л. Стемпковский. Анализ помехоустойчивости цифровых схем на основе логических импликаций // Известия ВУЗов, Электроника, 2002, №5, C.60. |
| С.В. Гаврилов, А.Л. Глебов, А.Л. Стемпковский. Быстрый алгоритм расчета мощности в цифровых КМОП схемах // Электроника НТБ, 2002, №6, C.40. |
| С.В. Гаврилов, А.Л. Глебов, А.Л. Стемпковский. Структурная оптимизация цифровых КМОП схем // Информационные технологии и вычислительные системы, 2002, №4., C.40-47 |
| D.Blaauw,S.Gavrilov,A.Glebov,Y.Egorov,D.Nadezchin,etc. SOI transistor model for fast transient simulation // In Proc. of ICCAD, 2003, P.120-127.
|
| S.Gavrilov, A.Glebov, V.Zolotov, etc. False-Noise Analysis for Domino Circuits // In Proc. of DATE, Paris Feb. 2004, P.784-789.
|
| S.Gavrilov,A.Glebov,R.Soloviev,M.Becer,etc. Delay Noise Pessimism Reduction by Logic Correlations // In Proc. of ICCAD, 2004, P. 160-167. |
| А.Л.Стемпковский, С.В.Гаврилов,А.Л.Глебов.Анализ фатальных помех в цифровых схемах на основе метода резолюций // Электроника,Известия ВУЗов, N6, 2004, C.64-72. |
| А.Л.Стемпковский, С.В.Гаврилов,А.Л.Глебов. Анализ помехоустойчивости цифровых схем типа "домино // Информационные технологии и вычислительные системы, №10, 2004, C.2-7. |
| С.В.Гаврилов, Р.А.Соловьев, А.Л.Глебов. Анализ помех влияющих на задержку прохождения сигнала в цифровых СБИС, на основе логических ограничений // Электроника, Известия ВУЗов, 2005. - №6, С. 61-67. |
| Гаврилов С.В., Глебов А.Л., Стемпковский А.Л. Статистический подход к временному анализу цифровых схем // Известия ВУЗов. Электроника, 2006, № 5, С.99-106. |
| Гаврилов С.В., Глебов А.Л., Стемпковский А.Л. Методы повышения эффективности временного анализа СБИС // Информационные технологии, 2006, №12, С.2-12. |
| Гаврилов С.В., Глебов А.Л., Соловьев Р.А. Обнаружение ложных путей в цифровой схеме на основе логических импликаций // Известия ВУЗов, Электроника, 2007, №2, С.78-84. |
| Гаврилов С.В., Глебов А.Л., Егоров Ю.Б., Стемпковский А.Л. Методы многоуровневого анализа быстродействия цифровых КМОП СБИС // Известия ВУЗов. Электроника. – 2007. - № 4. – С. 28-36. |
| Savithri Sundareswaran, Sergey Gavrilov, Roman Soloviev, Rajendran Panda A Timing Methodology Considering Within-Die Clock Skew Variations // IEEE International SOC conference, 2008, Newport Beach, CA, P.351-356.
|
| А.Л. Стемпковский, С.В. Гаврилов, Э.Р. Каграманян Методы логико-временного анализа заказных блоков СБИС // Известия ВУЗов. Электроника. 2008. №5. С.41-50. |
| Гаврилов С.В., Гудкова О.Н., Каграманян Э.Р. Анализ надежности функционирования цифровых КМОП СБИС с учетом эффектов деградации транзисторов. // Известия ВУЗов. Электроника. 2008. №6. С.30-40. |
| С.В. Гаврилов, Э.Р. Каграманян, Л.С. Ходош Тенденции развития моделей библиотечных элементов для статического временного анализа цифровых СБИС // Информационные технологии. 2009, № 3, C.20-24. |
| А.Л.Стемпковский, А.Л. Глебов, С.В. Гаврилов, О.Н.Гудкова Вероятности напряженного состояния транзисторов для временного анализа с учетом электротемпературной нестабильности // Информационные технологии. 2009, №7, С.32–38 |
| Alexander Stempkovsky, Alexey Glebov, Sergey Gavrilov. Calculation of Stress Probability for NBTI-Aware Timing Analysis // Proc. of ISQED, 2009, P.714-718.
|
| Гаврилов С.В., Гудкова О.Н., Егоров Ю.Б. Методы ускоренной характеризации библиотек элементов СБИС с контролем заданной точности // Известия ВУЗов. Электроника. 2010. № 3. С. 51-59. |
| Гаврилов С.В., Гудкова О.Н., Щелоков А.Н. Анализ деградации параметров транзисторов во времени на логическом уровне // Известия ЮФУ. Технические науки. 2011. №7. С.188-197. |
| S. V. Gavrilov, O. N. Gudkova and Yu. B. Egorov. Methods of accelerated characterization of VLSI cell libraries with prescribed accuracy control // Russian Microelectronics, Vol.40, N7, 2011, P.476-482. |
| С.В. Гаврилов, О.Н. Гудкова, А.Л. Стемпковский. Анализ быстродействия нанометровых сложно-функциональных блоков на основе интервального моделирования. // Известия ВУЗов. Электроника. – 2012. - № 4. – C. 40-49 |
| С.В. Гаврилов, Г.А. Пирютина, А.Н. Щелоков. Метод интервальных оценок задержек и выходных фронтов библиотечных элементов нанометровых КМОП-схем. // Известия ЮФУ. Технические науки. – 2012. - №7 (132). - С. 70-76. |
| С.В. Гаврилов, О.Н. Гудкова, А.Н. Щелоков. Логико-временной анализ нанометровых схем на основе интервального подхода. // Известия ЮФУ. Технические науки. – 2012. - №7 (132). - С. 85-91. |
| S.V. Gavrilov, O.N. Gudkova, A.L. Stempkovskiy. The Analysis of the Performance of Nanometer IP-blocks Based on Interval Simulation. // Russian Microelectronics, Vol.42, N7, 2013, P. 396–402. © Pleiades Publishing, Ltd., 2013. |
| Sergey Gavrilov, Olga Gudkova, Roman Soloviev. Timing Analysis for Complex Digital Gates and Circuits Accounting for Transistor Degradation // Proceedings of SEUA. Series “Information technologies, Electronics, Radio engineering”. Issue 16, N1, 2013, P.84-93 |
| Гаврилов С.В., Рыжова Д.И., Стемпковский А.Л. Проблема анализа пикового тока при проектировании сверхбольших интегральных схем на логическом уровне и современные методы ее решения // Информационные технологии. – 2014. № 6. С. 58—63. |
| Гаврилов С.В., Иванова Г.А., Манукян А.А. Новые проблемы логико-топологического синтеза заказных сложно-функциональных блоков и методы их решения // Информационные технологии. – 2014. № 8. С. 44—50 |
| Гаврилов С.В., Рыжова Д.И., Стемпковский А.Л. Методы повышения точности оценки пикового тока на логическом уровне на основе анализа логических корреляций // Известия ЮФУ. Технические науки. – 2014. № 7, C. 66-75 |
| Гаврилов С.В., Иванова Г.А., Стемпковский А.Л. Теоретико-графовая модель сложно-функциональных блоков для КМОП технологий с трехмерной структурой транзистора // Известия ЮФУ. Технические науки. – 2014. № 7, C. 58-66. |
| Sergey Gavrilov, Galina Ivanova, Pavel Volobuev, Aram Manukyan. Methods of logical synthesis for library elements and blocks with regular layout structure // 2015 IEEE 35th International Conference on Electronics and Nanotechnology (ELNANO-2015), 2015, P. 138-141. |
| Гаврилов С.В., Рыжова Д.И. Алгоритм оценки пикового тока на логическом уровне проектирования на основе анализа распространения логических корреляций в схеме // Вестник Рязанского государственного радиотехнического университета. 2015. №2 (Выпуск 52). С. 56-64. |
| Gavrilov S., Ivanova G. Simultaneous Logic and Layout Synthesis for Fin-fet Based Elements with Regular Layout in Рolysilicon and Diffusion // Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2015), 2015, P. 264-267. |
| Гаврилов С.В., Иванова Г.А. Анализ быстродействия сложных цифровых схем с учетом неопределенности технологических и схемных параметров // Вестник Рязанского государственного радиотехнического университета. 2015. (Выпуск 53). С. 29-35. |
| Гаврилов С.В., Иванова Г.А., Соловьев А.Н., Стемпковский А.Л. Оптимизация схем кодирования на основе выбора варианта коммутаций с учетом логических корреляций между выходами комбинационной схемы // Известия ЮФУ. Технические науки. – 2015. №6(167). C. 255-262. |
| Волобуев П.С., Гаврилов С.В., Рыжова Д.И., Стемпковский А.Л. Определение размеров ключевых транзисторов в низкомощных КМОП схемах для метода отключения питания с контролем быстродействия // Известия ЮФУ. Технические науки. – 2015. №6(167). C. 106-115. |
| Гаврилов С.В., Иванова Г.А., Рыжова Д.И., Соловьев А.Н., Стемпковский А.Л. Методы синтеза помехозащищенных комбинационных блоков // Информационные технологии. 2015, Т. 21, №11, С. 821-826. |
| A.L. Stempkovsky, S.V. Gavrilov, I.V. Matyushkin, and G.S. Teplov. On the Issue of Application of Cellular Automata and Neural Networks Methods in VLSI Design) // Optical Memory and Neural Networks. 2016. Vol. 25. No. 2. Pp. 72–78. |
| Гаврилов С.В., Рыжова Д.И. Маршрут логико-топологического синтеза комбинационных схем для КМОП технологий с трехмерным затвором транзистора // Известия ЮФУ. Технические науки. – 2016. №6 (179). C. 131-141. |
| Гаврилов С.В., Железников Д.А., Хватов В.М. Совместное решение задач трассировки межсоединений с ресинтезом для реконфигурируемых систем на кристалле // Известия ВУЗов. Электроника. – 2017. – Т. 22. – № 3. – С. 266-275. |
| S. V. Gavrilov, S. I. Gurov, T. D. Zhukova, V. S. Rukhlov, D. I. Ryzhova, and D. V. Tel’pukhov. Methods to Increase Fault Tolerance of Combinational Integrated Microcircuits by Redundancy Coding // Computational Mathematics and Modeling, 2017, Vol. 28, No. 3. Pp. 400 – 406. |
| Gavrilov S.V., Matyushkin I.V, Stempkovsky A.L. Computability via Cellular Automata // Scientific and Technical Information Processing. – 2017. V.44, №5, Pp. 1-15. |
| Гаврилов С.В., Иванова Г.А., Лялинская О.В. Программа для анализа быстродействия интегральных схем с учетом вариаций схемных параметров // Свидетельство о государственной регистрации программы для ЭВМ № 2018610141 от 09.01.2018. |
| Гаврилов С.В., Железников Д.А., Заплетина М.A., Хватов В.М., Чочаев Р.Ж., Эннс В.И., Маршрут топологического синтеза для реконфигурируемых систем на кристалле специального назначения // Микроэлектроника, 2019, том 48, № 3, C. 211–223. DOI:10.1134/s0544126919030050 |
| Gavrilov S.V., Zheleznikov D.A., Zapletina M.A., Khvatov V.M., Chochaev R.Z., Enns V.I. Layout Synthesis Design Flow for Special-Purpose Reconfigurable Systems-on-a-Chip // Russian Microelectronics. 2019. 48(3), P. 176-186. DOI:10.1134/s1063739719030053 |
| Khvatov V.M., Zheleznikov D.A., Garbulina T.V., Gavrilov S.V. Post-Route Performance Estimation Method for Reconfigurable System-on-a-Chip // 2020 IEEE Conference of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus), Moscow, 2020, pp. 1804-1808. DOI: 10.1109/EIConRus49466.2020.9039262 |
| Чочаев Р.Ж., Железников Д.A., Иванова Г.А., Гаврилов С.В, Эннс В.И. Модели и методы анализа структуры коммутационных ресурсов ПЛИС // Известия вузов. Электроника. 2020. Т. 25. № 5. С. 410–422. DOI: 10.24151/1561-5405-2020-25-5-410-422 |
| Enns V.I, Gavrilov S.V., Zapletina M.A. Set Based Theoretical Approach to the Representation of Routing Stage in the Design Flow for the Heterogeneous FPGAs and Reconfigurable SoCs // Russian Microelectronics, 2021, Vol. 50, No. 6, pp. 463-470. DOI: 10.1134/S1063739722010061 |
| 352. Zapletina M.A., Gavrilov S.V. Pathfinder Algorithm Modification for the FPGA Interconnect Routing Stage // Russian Microelectronics Vol. 51, No.7, 2022 |
Статьи: |
 - |
| - |